几十年来国内外众多晶振厂家,一直在研究如何降低石英晶体振荡器功耗的方法和技术,尤其是要应用到XO晶振,LV-PECL晶振,VCXO晶振等常用的有源晶振类型.这10年来振荡器制造技术已经明显有所提升,一般的振荡器基本上都能达到低功耗要求,只是针对部分产品高要求的设计方案,可能无法满足,这个时候就需要进一步的降低晶振功耗,那么有哪些方法可以做到呢?
关于终止和连接LVPECL,LVDS,CML等的应用笔记很多.因此,没有必要重写这些写得很好的文档.然而,降低功耗一直是一个驱动问题,本应用笔记显示了一种节省功耗的简单方法,以及测量结果.非常常见的LVPECL贴片差分晶振端接方法是上拉/下拉方法,如图1所示(可选AC显示了帽子).
如果可以使用从发射极到地的单个电阻,如图2所示,那么电流将减小.欧美进口晶振VCC6的典型结果,具有156.250MHz输出,系列如表1所示,并突出了相当大的功耗节省.
表格1 | ||||
终止计划 | 130上拉/82下拉 | 接地240欧姆 | 接地330欧姆 | 接地470欧姆 |
典型功耗 | 77毫安 | 49毫安 | 45毫安 | 41毫安 |
应注意,大于240欧姆的值将导致p/p输出的降低.例如,470欧姆电阻导致420mvp/p输出,并伴有一些振铃/过冲,需要在系统中进行评估以验证应用.240欧姆端接方案通常用于Vectron晶振,对于短距离应用应该是可接受的,2-3英寸的FR4迹线-甚至可能更长,但尚未评估.